МИКРОСХЕМЫ И ИХ ПРИМЕНЕНИЕ
ЛОГИЧЕСКИЕ ФУНКЦИОНАЛЬНЫЕ УЗЛЫ - часть 3
Таким образом, для реализации полусумматора необходимы сумматор по модулю 2 и логический элемент И (рис. 4.25).
Полный одноразрядный сумматор выполняет операцию арифметического сложения двух одноразрядных чисел At и Bt с учетом переноса из младшего разряда Рi-1. Он имеет три входа и два выхода для сигнала суммы Si и сигнала переноса Pt. Правило работы сумматора определяется табл. 4.6.
Пример реализации полного одноразрядного сумматора приведен на рис. 4.26.
Таблица 4.6
|
Входы |
Выходы |
Входы |
Выходы |
||||||
|
Аi |
Bi |
Pi-1 |
Si |
Рi |
Аi |
Вi |
Pi-1 |
Si |
Рi |
|
0 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
1 |
0 |
|
0 |
0 |
1 |
1 |
0 |
1 |
0 |
1 |
0 |
1 |
|
0 |
1 |
0 |
1 |
0 |
1 |
1 |
0 |
0 |
1 |
|
0 |
1 |
1 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
Рис. 4.26. Одноразрядный сумматор
Многоразрядные сумматоры выполняют операцию арифметического сложения двух двоичных чисел. Число входов и выходов сумматора определяется разрядностью слагаемых. По организации переноса различают сумматоры с последовательным переносом (рис. 4.27) и параллельным переносом. По первому способу построен, например, четырехразрядный сумматор К155ИМЗ. Быстродействие такого сумматора определяется временем распространения сигнала переноса через всю схему и поэтому значительно ниже быстродействия ее элементов.
Рис. 4.27. Четырехразрядный сумматор с последовательным переносом
Таблица 4.7
|
x1 |
х2 |
x3 |
x4 |
х5 |
х6 |
x7 |
Уз |
У2 |
У1 |
|
1 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
|
0 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
|
0 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
1 |
1 |
|
0 |
0 |
0 |
1 |
0 |
0 |
0 |
1 |
0 |
0 |
|
0 |
0 |
0 |
0 |
1 |
0 |
0 |
1 |
0 |
1 |
|
0 |
0 |
0 |
0 |
0 |
1 |
0 |
1 |
1 |
0 |
|
0 |
0 |
0 |
0 |
0 |
0 |
1 |
1 |
1 |
1 |
Сумматоры с параллельным переносом обладают более высоким быстродействием благодаря тому, что имеют в своем составе схему ускоренного формирования переноса (СУП) во все разряды одновременно.
